沈梦琪[1]（2020）在《基于DTC的小数全数字锁相环研究与设计》文中研究表明全数字锁相环（All-Digital Phase-Locked Loop,ADPLL）具有可移植性强、环路参数灵活、易于集成等优势,适用于时钟产生、多核处理器和数据恢复等系统。时间数字转换器（Time-to-Digital Converter,TDC）和振荡器的相位噪声对ADPLL的相位噪声影响较大。因此,本文针对ADPLL中相位噪声的问题,在TDC和振荡器的结构优化方面进行了深入研究,主要的研究内容包括以下几点:（1）提出了一种三阶噪声整形的TDC结构。采用了误差反馈机制,将TDC的第一级量化误差作为第二级输入,第二级整形后的量化误差作为第三级的输入进行整形,最后输出经三次整形后的数字信号。仿真结果表明,三阶噪声整形的TDC结构将其分辨率提高到1ps,并有效地降低了电路中的相位噪声。（2）提出了一种低噪声的LC压控振荡器（Voltage Controlled Oscillator,VCO）结构。采用了NMOS交叉耦合对管作为有源核心,抑制了有源器件的有效噪声功率。其中只有一部分噪声电流产生了相位噪声,另外一部分噪声电流在有源电路内循环,对相位噪声没有贡献。仿真结果表明,输出频率范围为3.551GHz～3.592GHz,在1MHz频率偏移处,LC VCO输出的相位噪声为-120.83d Bc/Hz～-123.12d Bc/Hz,极大地降低了LC VCO的相位噪声。（3）设计了一种高分辨率的数控振荡器（Digital Controlled Oscillator,DCO）。通过改变粗调7位、精调12位数字控制字,改变粗调和精调开关电容阵列的电容大小,决定DCO输出频率的调谐范围。仿真结果表明,DCO实现了1.43k Hz高频率分辨率。DCO的输出频率范围为3.613GHz～6.061GHz,1MHz频率偏移处的相位噪声为-115.51d Bc/Hz～-121.06d Bc/Hz。本文基于TSMC 28nm CMOS工艺设计了一款低噪声的ADPLL电路。仿真结果表明,在0.9V的电源电压下,电路功耗为0.76m W,锁定时间小于35us,调谐频率范围为2.625GHz～4.130GHz,在1MHz频偏处的相位噪声为-118.16d Bc/Hz～-120.02d Bc/Hz,芯片面积为0.13mm2。
王远[2]（2020）在《数字化直接线性相位比对与DMTD方法的比较》文中指出在时频测控领域中,频率稳定度的测量一直都是一个重点。目前,国内使用的频率稳定度测量仪器主要为美国Symmetricom公司生产的5125A与3120A,国产化仪器占比相对不高。为了应对这种不利局面,国内相关研究机构纷纷采取了积极的应对措施。一部分研究者在积极地仿制国外先进仪器;另一部分研究者也在寻求方法路径上的创新。在频率稳定度测量这一分支领域中一直存在有两种技术路径,即直接线性相位处理与误差倍增处理。本文中选取了两种技术路径各自的代表方法,数字化直接线性相位方法与双混时差测量（DMTD）方法作为典型案例进行了多方面的比对。文章通过理论上分析,估算了两种方法测量的精度以及各项误差对于测量系统的影响,并针对其中的一些可抑制误差提出了抑制性的处理办法。在实际指标的测量测定上选取了数字化直接线性相位比对仪与3120A相位噪声测试探针进行实测比对。通过实验的加权评定,在测量精度上,现有的数字化直接线性相位比对仪的测量精度略低于3120A。在自校实验中,使用铷钟、铯钟、8607的自校加权结果证明,实验所用的数字化直接线性相位比对仪的本底噪声近似高出3120A一个数量级,约为3×10-13。目前,DMTD方法仅能完成毫秒级及以上的频率稳定度测量,而数字化直接线性相位比对方法的测量范围可向下扩展至百纳秒级,对瞬态频率稳定度拥有完全的测量能力。瞬态稳定度对应着远端相位噪声,对于瞬态稳定度的测量能力使得该方法相较于DMTD方法可实现在通信领域更多的扩展应用。此外,从原理上分析总结得出数字化直接线性相位比对方法的动态测量能力和响应速度较DMTD方法更为出色。从仪器的成本上来看,相较于3120A十余万元的高额售价,数字化直接线性相位比对仪的成本局限于硬件,效费比颇高。相较于DMTD方法难以进一步提升的测量精度,数值化直接线性相位比对方法依旧拥有多种方法提升时域分辨率以及抑制测量本底噪声。本文针对数字化直接线性相位比对的原理特点,提出并分析了一种利用时钟移相处理的方法降低系统本底噪声的新方法,给出了该方法的可行性分析。最后,在探究复杂频率处理中给出了一种针对特定复杂频率对测量处理的思路,并针对其作了仿真。总的来说,相较于DMTD方法的成熟定型,数字化直接线性相位比对方法在已有的高精度测量基础上,拥有着更为广阔的拓展空间。
舒畅[3]（2019）在《5G无线通信系统中多通道频率源的研制》文中进行了进一步梳理频率源是现代无线通信系统中的关键部件之一,本振信号的质量将直接影响到系统发射和接收信号的质量,从而影响整个通信系统的性能。本文针对基于数字多波束的第五代移动通信系统（5G）大规模MIMO系统和基于相控阵的5G毫米波系统,开展了高性能频率合成器的研究,具体工作如下:1)5G大规模MIMO系统对于频率、时间和相位的同步性有着严格的要求,因而需要更为精准的频率源为系统提供本振信号。针对5G大规模MIMO数字多波束阵,研制了相应的锁相环（PLL）频率合成器及本振功分放大模块,为64路射频收发信道提供统一的本振,满足相参系统信道一致性的要求,实现系统一次性校准与数字波束合成。测试结果表明,该锁相环频率合成器的无间断输出频率范围为850MHz-12GHz。为3.5GHz频段5G系统提供的3.875GHz本振信号经过所设计的一分八本振功分放大模块后,每路输出约5dBm的信号,在30MHz频偏内只有一根杂散谱线且杂散水平低于-77dBc,此时相位噪声在1kHz、10kHz、100kHz和1MHz频偏处分别为-102.84dBc/Hz、-107.23dBc/Hz、-106.38dBc/Hz和-137.39dBc/Hz,远端相噪小于-155 dBc/Hz,谐波抑制大于60dB。测试结果表明该PLL频率源性能良好,满足大规模MIMO数字多波束系统要求。2)针对毫米波相控收发系统对本振的要求,基于直接数字频率合成器（DDS）研制了同步的16通道中频频率合成器,实现了相控阵系统的高精度幅度相位控制。测试结果表明,经过幅度校准,16通道中频本振输出的3.7GHz信号幅度都约为6dBm,其相位噪声在1kHz、10kHz、100kHz和1MHz频偏处分别为-89.25dBc/Hz、-115.8dBc/Hz、-121.45dBc/Hz和-133.83dBc/Hz,远端相噪小于-145 dBc/Hz,谐波抑制大于45dB。16路通道相位控制精度在1°以内。此外,使用MATLAB对采样到的输出信号进行数据处理,得到了更精准的幅度相位校准结果,分析了该频率源输出信号的短期和长期稳定性。最后介绍了使用该DDS频率源进行本振移相,在微波暗室中测量出接收相控阵指向0°、±3°和±5°时的波束扫描结果。
武健[4]（2018）在《捷变频解调中频单元的研制》文中指出随着科学技术的不断进步,未来战争的主要形态将从机械化战争逐步转变为信息化战争。与机械化战争相比,信息化战争的作战双方对信息优势的争夺更加激烈,战场电磁环境更为复杂,因此,目前国内外许多高校及研究所投入大量力量,对应用于复杂电磁环境下的高可靠、高安全的捷变频通信系统展开研究,本课题就是在这个背景下产生的。本课题的主要研究目标是完成捷变频解调中频单元的研制,捷变频解调中频单元是捷变频通信系统的重要组成部分,与传统解调中频相比,主要需要突破以下两项关键技术:跳频速度大于10000跳/秒、可同时支持50MHz180MHz和900MHz4800MHz两个频段,这些技术具有很高的实用价值,且在国内相关领域处于领先地位。上述技术的突破对于捷变频通信系统的发展具有重要意义。在方案设计之前,本设计首先从锁相环原理出发,介绍了锁相环的基本构成,分析了影响锁相环相位噪声、锁定时间的主要原因,并找到了提高上述指标的方法。然后,通过对实现跳频本振的两种方式进行比较,确定了本课题中跳频本振的实现方式。接下来,通过对接收机的五种架构方式进行分析,总结了各种架构方式的优缺点,最终选定零中频形式作为本设计中解调中频单元的架构方式。最后,通过对零中频架构中影响系统解调性能的原因进行分析,给出了相应的解决措施。为实现设计目标,本课题将捷变频解调中频单元分为两个部分:1、跳频本振单元;2、解调中频单元。在完成两个功能单元的技术指标分解后,本文给出了跳频本振和解调中频单元的实现方案,利用绘图工具Altium Designer和Solid Works完成了各种图纸的绘制,最后,通过加工、测试验证了设计方案的可行性,完成了本课题的研制工作。本课题的创新点主要有两个:一个是利用双锁相环乒乓切换方式、借助Qorvo公司的集成芯片RFFC5072A,实现10000跳/秒的跳频本振;另一个是通过对传统零中频架构的接收机进行优化,通过在低频频段增加一次变频,实现解调中频单元对高低频段的兼容,满足多频段的应用需求。最终经实际测试,本课题的两个创新点全部完成,测试指标优于预期。
张屾[5]（2018）在《频率源的频率瞬态稳定度随时间变化的研究》文中提出卫星导航、仪器仪表、通信等行业对频率源性能的要求越来越高,频率稳定度是频率源性能的一个重要指标。频率稳定度包括瞬态稳定度、短期稳定度和长期稳定度。瞬态稳定度对于相位噪声的远端噪声和短期稳定度的研究具有重要作用。传统的测量方法由于模拟电路的复杂以及测量闸门的限制,不能够进行瞬态稳定度的测量。随着数字化技术的发展,瞬态稳定度的测量得到了解决。在传统的频率源稳定度测量中,通常都会有一个精度更高的频率源作为频率标准,但是随着频率源技术指标的提高,常常会难以发现符合要求的标准源。根据我们以及前人的大量研究工作,发现了频率源在没有外部参考标准的情况下,由于噪声在不同的时段保持值和现有值之间必定存在的差异,就能够对于自身的频率稳定度指标进行精密测量,结合频域的延迟线/混频式鉴频器的分析。本文提出利用频率源延时（移相）来进行频率源瞬态稳定度测量的新方法,即通过对频率源本身信号进行延迟（移相）后和自身信号进行比对,进行瞬态稳定度的测量。在本测量方案中,使用延时后的被测信号作为A/D转换器的时钟信号,对未经延时的被测信号进行采集,采集到的数字值即为被测信号延时前后的相位差,从而进行瞬态稳定度的计算。本文详细介绍了测量方案的原理并设计了具体的测量方案,介绍硬件和软件设计,并对商用压控晶体振荡器和被动型铷钟进行了瞬态稳定度测量。实验验证在瞬态百纳秒可以达到E-5量级,可以进行瞬态稳定度的测量。晶体振荡器是使用最广泛的频率标准,对于晶体振荡器性能的提升具有很重要的意义。本文通过对频率源稳定度曲线的变化和所对应噪声情况的分析,利用晶体振荡器的稳定度曲线在秒之前为1?的规律对晶体振荡器提出了利用延时高稳定性的特点对稳定度进行改进的方法。本文介绍了数字边沿效应以及稳定度改善原理,并设计了实验方案,试验验证通过改善之后的晶体振荡器瞬态稳定度和短稳提高了两倍多。本文设计数字化频率源自标准瞬态稳定度测量的实验方案和对晶体振荡器进行稳定度改善的实验方案,对于频率源的认识以及改进工作具有重要意义。
朱晓锐[6]（2018）在《应用于射频超宽带锁相环的高速低功耗分频器研究与设计》文中进行了进一步梳理无线通信市场在过去的二十年里一直在蓬勃发展,通信技术的发展使得我们的生活发生了天翻地覆的变化。近年来,通信用户的快速增加和无线通信技术的迅速发展对现代的无线通信提出了越来越高的要求,必须使用更高的通信速率来满足消费者还有其他行业、企业应用的要求。而用于收发机系统中产生各种频带载波的频率综合器仍然是整个设计的难点。在高频锁相环频率综合器中,分频器是非常重要的部分。分频器模块是工作在最高频率的模块,占据了锁相环系统的绝大部分功耗,并且很大程度上影响了整个锁相环的相位噪声性能。本论文研究的主要内容就是高速低功耗分频器的设计,包括应用于8-12GHz多模锁相环频率综合器的多模分频器链的设计和应用于16-20GHz锁相环频率综合器的高速超宽带注入锁定二分频器的设计。本论文采用SMIC 55nm工艺,设计了一个应用于8-12GHz多模锁相环的多模分频器链,该分频器链由高速真单相时钟二分频器、四/五双模预分频器、8-15分频多模分频器、低速二分频器构成。由于本论文采用的是比较先进的工艺,所以真单相时钟分频器电路能达到一个比较高的速度,而且真单相时钟分频器低功耗的特点特别适合在本设计中应用。所以本论文针对已有的真单相时钟分频器的优缺点,设计了一种新型的高速真单相时钟分频器,经分析可知该真单相时钟分频器是速度与功耗之间最好的折中。而四/五双模预分频器也是以本论文所设计的新型真单相时钟分频器作为基础来实现的,低频部分的多模分频器和低速二分频器则是基于数字准静态D触发器来实现的。本论文通过外部的控制信号来实现160、180、200、220、240的分频比。仿真结果表明,在1.2V的电源电压下,电路能在8-12GHz下实现分频功能,在正常条件下,电路能处理的最高工作频率能达到16.8GHz。在12GHz的输入频率下,分频比为240,输出信号为50MHz,功耗719.6μW,实现了高速且低功耗的技术指标。最后,本论文采用SMIC 55nm工艺,设计了一个应用于16-20GHz锁相环的注入锁定二分频器,该注入锁定分频器是基于RC环形振荡器实现的,使用了对称的注入电路还有差分输入来实现多相注入技术,因此实现了超宽的锁定范围。电路具有正交输出的特点,满足其他电路对四相时钟的要求。仿真结果表明,在输入信号为直流电压为1V,注入信号摆幅（Vpp）为500m V的情况下,该注入锁定分频器的锁定频率为12-24GHz,锁定范围达到13GHz,在输入频率为18GHz的时候,功耗为2.66mW,满足了超宽带低功耗的设计要求。
刘越越[7]（2018）在《DMR发射机射频前端的研究与设计》文中提出DMR（Digital Mobile Radio）数字集群通信标准具有很高的频谱利用率,能够全面兼容模拟集群通信系统,受到全球通信业的广泛关注。发射机射频前端是DMR通信系统中重要的组成部分,一直以来是该领域的研究热点,目前正朝着高集成、低相噪的方向发展。本论文通过分析发射机结构的工作原理,分别对发射机射频前端的频率合成器、带通滤波器和功率放大器进行设计。其主要研究内容如下:首先,研究设计一款应用于DMR系统的频率合成器。采用小数分频PLL频率合成方法,分析了PLL频率合成器各噪声源传递函数的特性,通过调整环路滤波器的环路带宽、相位裕度等相关参数,使系统获得较好的相位噪声和杂散抑制。仿真结果表明,当环路带宽为90kHz,相位裕度为49o时,系统稳定,此时系统的相位噪声为-98.21dBc/Hz@1kHz。完成了基于ADRF6755频率合成器外围电路及其内部寄存器控制电路模块的设计,并对其实物加工及测试。测试结果表明,该频率合成器在偏移1kHz的相位噪声约-98.21dBc/Hz,杂散抑制大于50dBc。其次,为满足DMR发射机射频前端性能指标要求,设计了一款LC集总参数带通滤波器。该滤波器结构简单、选择性高,仿真结果表明,在400MHz-470MHz,通带内的插入损耗小于1dB,阻带衰减大于30dB,并对其进行了版图设计、实物加工及测试。测试结果表明,带通滤波器在通带内的插入损耗小于2dB,阻带衰减大于24dB。最后,为达到发射机射频前端发射功率的要求,采用HMC480和HMC453两级功率放大器,分别对其偏置网络、匹配网络进行仿真设计以及小信号分析,并对其进行了版图设计、实物加工及测试。测试结果表明,在400MHz-470MHz,级联功率放大器测试的小信号增益S21为23.50dB左右,S11小于-15dB。综上所述,通过对发射机射频前端各模块仿真结果和测试结果的分析,验证了理论与设计的可行性。实测结果表明,本论文所设计的发射机各模块的性能能够满足DMR发射机系统设计要求,有一定的实用价值和应用前景。
杨涛[8]（2017）在《微波毫米波高速扫频源技术研究》文中研究指明频率综合器是电子系统中的核心部件。随着电子系统的快速发展,系统对关键指标的要求不断提升,使得对频率合成器的性能要求也越来越高。因此,研究微波毫米波频率合成器具有重要的意义和应用价值。本文以检波式瞬时测频系统为应用背景,以研究和设计具有快速变频性能的微波毫米波信号源为目标,在详细阐述和分析了几种常用的频率合成技术的优点与缺点的基础上,采用直接数字频率合成技术（DDS）与直接频率合成技术（DS）相结合的方式,对微波毫米波高速扫频源进行研究与设计。根据X波段和Ka波段高速扫频源的输出频率和带宽要求,对频率关系以及系统性能指标进行估算,确定了扫频源的实施方案:扫频源的数字电路部分均采用DDS与FPGA相结合的形式,DDS在1GHz的参考信号和FPGA的控制下输出窄带调频信号;模拟电路部分则根据不同的频段采用不同的倍频方式:X波段采用×3×3×8三级倍频的方式,Ka波段采用×7×3×4×3四级倍频的方式。该方案不仅能够满足检波式瞬时测频系统纳秒级的测试变频速度,而且还具有高频率分辨率和低相位噪声的特性。两个扫频源均采用上位机程序进行控制,通过改变扫频源的起止频率、跳频步进和跳频时间等参数,实现扫频源线性调频和点频输出两个主要功能。最后,对所设计的高速扫频源系统进行测试,结果表明:X波段扫频源的输出频率为9.9-10.5GHz,最小跳频时间24ns,相位噪声低于-84dBc/Hz@1kHz,杂散抑制度大于34dBc,输出功率大于5.8dBm;Ka波段扫频源的输出频率为34.5-35.5GHz,最小跳频时间24ns,相位噪声低于-80dBc/Hz@1kHz,杂散抑制度大于20dBc,输出功率大于1.8dBm。X波段和Ka波段的高速扫频源系统均满足检波式瞬时测频系统的技术指标。
丁尚[9]（2017）在《高分辨率动态频率信号测量技术研究》文中提出高分辨率动态频率测量是高精度光学陀螺输出脉冲频率测量的重要内容,其测量精度直接影响着陀螺的精度。深入研究高精度高分辨率动态频率实时测量技术对于高精度光学陀螺的研制具有非常重要的意义。多级锁相倍频技术和共时钟源消噪技术是实现动态频率低噪声放大和高精度测量的重要技术,其核心是尽可能地抑制锁相环环路相位噪声和消除载频相位噪声干扰。本课题根据待测量系统的指标要求,进行了系统设计,并对锁相环及相位噪声进行了理论计算和仿真分析,完成实验样机的研制,最后通过实验验证了系统的可行性。本文主要研究内容包括:1)参考基准频率生成。为了实现超高倍频系数,需要进行多级锁相倍频。同时在每级倍频之后,都需要将载频进行降频,这就需要参考基准频率与其进行混频。载频和参考基准频率的合成是本课题研究的重要内容之一。2)锁相环衡量指标标准化计算及通用设计方法。通过对经典锁相环各部分相位噪声进行计算分析,抽象出最简噪声计算模型作为选型标准。同时给出衡量指标标准化的计算方法作为评价标准。并完成经典电荷泵锁相环的通用设计步骤和方法。3)锁相环相位噪声分析和抑制方法。通过研究锁相环各部分的噪声影响因素,并通过理论计算、电路设计、综合仿真和分析,实现对噪声的抑制。完成环路带宽和环路噪声的最优化权衡,获得系统的最佳综合性能。4)高分辨率动态超低频率信号测量系统的研制。基于前面部分的工作,设计电路完成电路板,实现测量样机的研制。最后搭建实验平台,对样机进行了测试和验证,实验验证了样机能够满足高速运动载体对陀螺仪的精度、测量带宽、动态测量带宽以及测量延时的要求,从而验证了高分辨率动态频率测量系统的可行性。
黄剑龙[10]（2016）在《高精度频率稳定度测量系统的实现》文中研究指明随着晶振、原子频标等频率源的频率准确度、频率稳定度不断地提升,对频率源的测量和比对技术要求也越来越高。没有相应的测量手段,就无法对频率源的性能指标做出正确的评估。频率的测量工作不仅可以用于评估频率源的好坏,也可以反过来促进频率源指标的进一步提高。本论文介绍了国内外频率测量仪器以及频率处理软件的研究现状,其中重点介绍了部分具有代表性的频率测量仪器以及频率稳定度分析软件。对频率源的主要指标、表征方式做出介绍,主要是频率稳定度在时域和频域的表征方式,以及两者之间的换算方法。对于影响频率源频率稳定度的各种机制,前人总结出噪声幂律谱模型来对其进行描述,我们可以通过时域稳定度与取样时间的关系,或者频域稳定度与傅里叶频率的关系来判别影响频率稳定度的主要噪声类型。讲述了各种常用的高精度频率测量方法的原理,包括频差倍增法、差拍法、相位比较法和双混频时差法,并分别介绍了对应的频率测量仪器,以突出各种频率测量方法的优缺点。在分析现有频率测量仪器和测量方法的不足的基础上,提出研制一套高精度频率稳定度测量系统,包括高精度、宽频率测量范围的时域频率稳定度测量仪和配套使用的频率处理软件。频稳测量仪根据功能模块划分,可以分为频率偏调链路、混频模块、信号处理模块和FPGA四个主要模块。其中,频率偏调链路的设计至关重要。通过采用低噪声倍频模块和低噪声DDS组成频率偏调链路,使得频率偏调源的附加噪声有较大程度的降低,频率调整范围较大,为高精度、宽频率测量范围的频稳测量仪的实现打下坚实的基础。通过一系列实验对本论文研制的频稳测量仪的性能做出测试,研制的频稳测量仪测量1OMHz时本底为3.7E-13/1s,可以测量1～30MHz任意频率的100ms到100000s稳定度、频率值、天漂移率。实验表明,在0～50℃温度范围内,频稳测量仪可以保持较高的测量精度。通过与国内外的频率测量仪器进行各项指标的对比,本论文实现的频率稳定度测量仪在测量精度、频率测量范围和取样时间范围方面都取得了较好的结果。频稳测量仪的测量结果由频率处理软件的图形化界面实时显示,并且可以实时保存测量数据,方面用户后期处理。
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题背景 |
| 1.2 主要工作和创新点 |
| 1.3 论文结构 |
| 第二章 全数字锁相环综述 |
| 2.1 全数字锁相环的基本结构 |
| 2.1.1 鉴频鉴相器 |
| 2.1.2 时间数字转换器 |
| 2.1.3 数字环路滤波器 |
| 2.1.4 数控振荡器 |
| 2.1.5 数字时间转换器 |
| 2.1.6 分频器 |
| 2.2 全数字锁相环的性能指标 |
| 2.2.1 相位噪声和时钟抖动 |
| 2.2.2 频率调谐范围 |
| 2.2.3 锁定时间 |
| 2.2.4 环路特性分析 |
| 2.3 本章小结 |
| 第三章 全数字锁相环关键模块的研究与设计 |
| 3.1 ADPLL的结构设计 |
| 3.2 三阶噪声整形时间数字转换器的研究与设计 |
| 3.2.1 三阶Δ∑-TDC的设计 |
| 3.2.2 一阶Δ∑-TDC的设计 |
| 3.2.3 时间积分器的设计 |
| 3.3 LC压控振荡器的研究与设计 |
| 3.3.1 噪声循环LC压控振荡器的电路结构 |
| 3.3.2 噪声循环LC压控振荡器仿真结果与分析 |
| 3.4 数控振荡器的研究与设计 |
| 3.4.1 数控振荡器核心电路的设计 |
| 3.4.2 数控振荡器仿真结果与分析 |
| 3.5 本章小结 |
| 第四章 全数字锁相环其他模块电路的研究与设计 |
| 4.1 鉴频鉴相器的研究与设计 |
| 4.2 数字时间转换器的研究与设计 |
| 4.3 数字环路滤波器的研究与设计 |
| 4.4 小数分频的研究与设计 |
| 4.5 本章小结 |
| 第五章 频率综合器仿真与结果分析 |
| 5.1 系统仿真验证 |
| 5.2 版图设计注意事项 |
| 5.3 各个模块版图和后仿真结果 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 附录1 攻读硕士学位期间撰写的论文 |
| 附录2 攻读硕士学位期间申请的专利 |
| 附录3 攻读硕士学位期间参加的科研项目 |
| 致谢 |
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 论文内容及章节安排 |
| 1.3.1 论文内容 |
| 1.3.2 章节安排 |
| 1.4 本章小结 |
| 第二章 频率稳定度及其表征 |
| 2.1 频率稳定度概念 |
| 2.2 阿伦方差表征 |
| 2.3 哈达玛方差表征 |
| 2.4 本章小结 |
| 第三章 数字化直接线性相位比对与DMTD方法的原理及分析 |
| 3.1 双混时差测量(DMTD)方法 |
| 3.1.1 基本原理 |
| 3.1.2 数字化DMTD方法的噪声来源分析 |
| 3.1.3 3120A相位噪声测试探针 |
| 3.2 数字化直接线性相位比对方法 |
| 3.2.1 测量基本原理 |
| 3.2.2 测量方法与设备 |
| 3.2.3 测量主要误差来源 |
| 3.3 本章小结 |
| 第四章 两种方法的测量分辨率、动态测量及长期稳定性比对 |
| 4.1 测量分辨率比对 |
| 4.1.1 测试实验原理与设备 |
| 4.1.2 自校测试 |
| 4.1.3 互比测量与分析 |
| 4.2 动态测量能力比对 |
| 4.2.1 原理性比对 |
| 4.2.2 实际动态测量数据 |
| 4.3 长期稳定性比对 |
| 4.4 本章小结 |
| 第五章 数字化直接线性相位比对的提升潜力与扩展化应用 |
| 5.1 分辨率的进一步提升 |
| 5.1.1 提升的理论基础 |
| 5.1.2 结果的可实现性 |
| 5.2 复杂频率关系测量 |
| 5.2.1 测量原理 |
| 5.2.2 仿真实验 |
| 5.3 本章小结 |
| 第六章 工作总结与展望 |
| 6.1 工作总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.1.1 5G概念与关键技术 |
| 1.1.2 频率合成技术简介 |
| 1.1.3 5G对高性能频率源的需求 |
| 1.2 论文研究内容 |
| 第二章 频率合成器种类与设计理论 |
| 2.1 频率合成器概念 |
| 2.2 频率合成器主要参数 |
| 2.2.1 频率和时间 |
| 2.2.2 频谱纯度 |
| 2.2.3 射频输出功率 |
| 2.3 锁相环频率合成技术 |
| 2.3.1 PLL结构与基本理论 |
| 2.3.2 PLL主要模块 |
| 2.3.3 PLL工作状态 |
| 2.3.4 PLL主要性能指标 |
| 2.4 直接数字频率合成技术 |
| 2.4.1 DDS结构与基本理论 |
| 2.4.2 DDS杂散分析 |
| 2.4.3 DDS与 PLL比较 |
| 2.5 本章小结 |
| 第三章 锁相环频率合成器的设计 |
| 3.1 系统结构与设计指标 |
| 3.2 本振方案 |
| 3.3 微波宽带锁相环频率合成芯片 |
| 3.3.1 宽带特性 |
| 3.3.2 噪声特性 |
| 3.4 PLL频率源各模块设计 |
| 3.4.1 参考时钟模块的设计 |
| 3.4.2 锁相环及控制模块的设计 |
| 3.4.3 外部环路滤波器的设计 |
| 3.4.4 电源模块的设计 |
| 3.5 PLL频率源测试结果与分析 |
| 3.5.1 频率输出范围 |
| 3.5.2 二次谐波的抑制 |
| 3.5.3 相噪与杂散分析 |
| 3.6 本振功分放大模块的设计 |
| 3.6.1 Wilkinson功分器的设计 |
| 3.6.2 HFSS仿真结果 |
| 3.6.3 实物设计与测试 |
| 3.7 本章小结 |
| 第四章 直接数字频率合成器的设计 |
| 4.1 系统结构与设计指标 |
| 4.2 本振方案 |
| 4.3 四通道直接数字频率合成芯片 |
| 4.3.1 DDS芯片性能 |
| 4.3.2 DDS芯片输出频谱分析 |
| 4.4 DDS频率源各模块设计 |
| 4.4.1 电源模块 |
| 4.4.2 时钟分配模块 |
| 4.4.3 DDS芯片及同步模块 |
| 4.4.4 外部本振分配模块 |
| 4.4.5 射频信号处理模块 |
| 4.4.6 控制模块 |
| 4.5 DDS频率源测试结果与分析 |
| 4.5.1 相噪杂散与幅度控制 |
| 4.5.2 谐波抑制 |
| 4.5.3 同步与相位控制 |
| 4.5.4 DDS输出信号处理与校准 |
| 4.6 相控阵波束成形测试结果 |
| 4.6.1 通道校准 |
| 4.6.2 波束成形 |
| 4.7 本章小结 |
| 第五章 总结与展望 |
| 5.1 论文工作总结 |
| 5.2 后续工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 捷变频通信系统的国内外研究历史与现状 |
| 1.2.1 捷变频通信系统的国外研究情况 |
| 1.2.2 捷变频通信系统的国内研究情况 |
| 1.2.3 相关技术的研究和应用情况 |
| 1.2.3.1 快速跳频技术 |
| 1.2.3.2 多频段射频链路设计技术 |
| 1.3 本文的主要贡献与创新 |
| 1.4 本论文的结构安排 |
| 1.5 本章小结 |
| 第二章 跳频频率合成器理论基础 |
| 2.1 引言 |
| 2.2 PLL原理 |
| 2.3 PLL相位噪声分析 |
| 2.3.1 PLL相位噪声分析 |
| 2.3.2 电源噪声对PLL相位噪声的影响分析 |
| 2.4 跳频频率合成器基础 |
| 2.4.1 DDS方案 |
| 2.4.2 双PLL乒乓切换方案 |
| 2.5 本章小结 |
| 第三章 捷变频解调中频单元理论基础 |
| 3.1 引言 |
| 3.2 接收机理论基础 |
| 3.2.1 零中频接收机 |
| 3.2.2 超外差接收机 |
| 3.2.3 镜频抑制射频前端 |
| 3.2.4 低中频接收机 |
| 3.2.5 数字中频接收机 |
| 3.2.6 小结 |
| 3.3 零中频解调中频单元技术难点 |
| 3.3.1 如何提高链路抗饱和能力 |
| 3.3.2 如何防止IQ失配 |
| 3.3.3 如何改善射频链路的带内平坦度 |
| 3.4 本章小结 |
| 第四章 方案设计及可行性分析 |
| 4.1 引言 |
| 4.2 技术指标要求 |
| 4.2.1 跳频本振单元主要技术指标要求 |
| 4.2.2 解调中频单元主要技术指标要求 |
| 4.3 关键器件的选择 |
| 4.4 方案设计及可行性分析 |
| 4.4.1 跳频本振单元方案设计及可行性分析 |
| 4.4.1.1 跳频本振单元方案设计 |
| 4.4.1.2 跳频本振单元方案可行性分析 |
| 4.4.2 解调中频单元方案设计及可行性分析 |
| 4.4.2.1 解调中频单元方案设计 |
| 4.4.2.2 解调中频单元可行性分析 |
| 4.5 本章小结 |
| 第五章 电路设计及产品测试 |
| 5.1 电路及结构设计 |
| 5.1.1 跳频本振单元电路及结构设计 |
| 5.1.2 解调中频单元电路及结构设计 |
| 5.2 产品测试 |
| 5.2.1 跳频本振单元测试结果 |
| 5.2.2 解调中频单元测试结果 |
| 5.3 本章小结 |
| 第六章 结论 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读工程硕士学位期间取得的成果 |
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 论文的主要内容和具体章节安排 |
| 1.4 本章小结 |
| 第二章 频率稳定度的表征及测量方法 |
| 2.1 频率稳定度的表征 |
| 2.2 频率源频率稳定度的传统测量方法 |
| 2.2.1 直接计量测频法 |
| 2.2.2 相位重合检测法 |
| 2.2.3 双混频时差法 |
| 2.3 本章小结 |
| 第三章 频率源自标准瞬态稳定度测量及稳定度改进原理 |
| 3.1 数字化频率源自标准瞬态稳定度测量 |
| 3.1.1 特殊信号间的相位关系 |
| 3.1.2 延时单元稳定性 |
| 3.1.3 数字化自标准瞬态稳定度测量 |
| 3.2 边沿效应理论 |
| 3.2.1 模糊区和边沿效应 |
| 3.2.2 数字化模糊区和边沿效应 |
| 3.3 本章小结 |
| 第四章 数字化频率源自标准瞬态稳定度测量实现方案 |
| 4.1 测量系统的整体方案设计 |
| 4.2 测量系统的硬件和软件实现 |
| 4.2.1 延时模块 |
| 4.2.2 电源模块 |
| 4.2.3 A/D采集模块 |
| 4.2.4 FPGA和单片机 |
| 4.2.5 软件设计模块 |
| 4.3 试验验证和分析 |
| 4.3.1 试验验证 |
| 4.3.2 误差分析 |
| 4.4 本章小结 |
| 第五章 频率源稳定度曲线的改善 |
| 5.1 频率源的噪声和信号处理分析 |
| 5.2 晶体振荡器稳定度改善及试验验证 |
| 5.2.1 晶体振荡器稳定度改善整体方案设计 |
| 5.2.2 改善系统的硬件和软件实现 |
| 5.2.3 试验验证及分析 |
| 5.3 本章小结 |
| 第六章 总结及展望 |
| 6.1 工作总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
| 附录 |
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.2 研究现状 |
| 1.3 论文研究内容及指标 |
| 1.4 论文的组织架构 |
| 第二章 锁相环频率综合器概述 |
| 2.1 引言 |
| 2.2 频率综合器简介 |
| 2.2.1 直接模拟频率综合器 |
| 2.2.2 锁相环频率综合器 |
| 2.2.3 直接数字式频率综合器 |
| 2.3 锁相环电路各单元模块基本原理 |
| 2.3.1 鉴频鉴相器(PFD) |
| 2.3.2 电荷泵(CP) |
| 2.3.3 环路滤波器(LPF) |
| 2.3.4 压控振荡器(VCO) |
| 2.3.5 分频器(FD) |
| 2.4 电荷泵锁相环的线性模型及系统传递函数 |
| 第三章 分频器的原理与结构分析 |
| 3.1 引言 |
| 3.2 分频器概述 |
| 3.3 数字分频器 |
| 3.3.1 动态CMOS触发器 |
| 3.3.2 CMOS准静态触发器 |
| 3.3.3 真单相时钟触发器 |
| 3.3.4 源级耦合逻辑结构的触发器 |
| 3.4 模拟分频器 |
| 3.4.1 注入锁定分频器 |
| 3.4.2 参量分频器 |
| 3.4.3 再生式分频器 |
| 第四章 8-12GHz锁相环的多模分频器链的设计 |
| 4.1 引言 |
| 4.2 高速低功耗TSPC二分频器的设计 |
| 4.2.1 TSPC工作原理及基本架构 |
| 4.2.2 无比逻辑TSPC分频器的研究与分析 |
| 4.2.3 高速低功耗TSPC二分频器的电路设计 |
| 4.2.4 高速低功耗TSPC二分频器的尺寸设计 |
| 4.2.5 高速低功耗TSPC二分频器的版图绘制 |
| 4.2.6 高速低功耗TSPC二分频器的仿真结果 |
| 4.3 基于高速低功耗TSPC分频器的四/五预分频器的设计 |
| 4.3.1 传统四/五预分频器的设计 |
| 4.3.2 基于高速低功耗二分频器的四/五预分频器的设计 |
| 4.3.3 四/五预分频器的版图绘制 |
| 4.3.4 四/五预分频器的仿真结果 |
| 4.4 二/三预分频器的设计 |
| 4.4.1 传统的二/三预分频器的设计 |
| 4.4.2 改进型二/三预分频器的电路设计 |
| 4.4.3 二/三预分频器版图绘制 |
| 4.4.4 二/三预分频器仿真结果 |
| 4.5 基于二/三预分频器的多模分频器的设计 |
| 4.5.1 多模分频器的设计 |
| 4.5.2 多模分频器版图绘制 |
| 4.5.3 多模分频器仿真结果 |
| 4.6 低速二分频器的设计 |
| 4.6.1 二分频器的设计 |
| 4.6.2 二分频器的版图绘制 |
| 4.6.3 二分频器的仿真结果 |
| 4.7 应用于8-12GHz锁相环的多模分频器链的整体设计 |
| 4.7.1 分频器链的整体设计 |
| 4.7.2 多模分频器链的版图绘制 |
| 4.7.3 多模分频器链的仿真结果 |
| 第五章 16-20GHz锁相环的注入锁定分频器的设计 |
| 5.1 引言 |
| 5.2 注入锁定分频器的工作原理 |
| 5.2.1 注入锁定分频器的类别 |
| 5.2.2 传统环形振荡器ILFD的工作原理 |
| 5.3 高速超宽带注入锁定分频器的设计 |
| 5.4 注入锁定分频器的相位噪声分析 |
| 5.5 注入锁定分频器的版图绘制 |
| 5.6 注入锁定分频器的仿真结果 |
| 5.6.1 自由振荡频率的仿真结果 |
| 5.6.2 锁定范围的仿真 |
| 5.6.3 注入锁定分频器的功耗仿真 |
| 总结 |
| 参考文献 |
| 攻读学位期间发表专利 |
| 致谢 |
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 DMR数字集群通信系统发展概况 |
| 1.3 发射机射频前端的国内外发展现状 |
| 1.4 论文主要内容及结构安排 |
| 第2章 发射机射频前端的结构及核心器件基本理论 |
| 2.1 发射机射频前端结构 |
| 2.1.1 两步变频正交调制结构 |
| 2.1.2 带有两个本振的直接变频正交调制结构 |
| 2.1.3 直接变频正交调制结构 |
| 2.2 发射机的技术指标 |
| 2.3 锁相环频率合成器基本理论 |
| 2.3.1 基本组成及工作原理 |
| 2.3.2 主要工作指标 |
| 2.4 带通滤波器基本理论 |
| 2.4.1 滤波器分类 |
| 2.4.2 主要工作指标 |
| 2.5 功率放大器基本理论 |
| 2.5.1 功率放大器分类 |
| 2.5.2 主要工作指标 |
| 2.6 本章小结 |
| 第3章 DMR发射机射频前端的方案设计与分析 |
| 3.1 DMR发射机射频前端的方案设计 |
| 3.2 发射机链路性能仿真 |
| 3.3 基于ADRF6755 的频率合成器设计 |
| 3.3.1 设计指标 |
| 3.3.2 锁相环频率合成器相位噪声分析 |
| 3.3.3 环路滤波器设计 |
| 3.3.4 晶振电路设计 |
| 3.3.5 接口设计 |
| 3.3.6 PCB设计 |
| 3.4 带通滤波器设计 |
| 3.4.1 设计指标 |
| 3.4.2 带通滤波器仿真优化 |
| 3.5 驱动级功率放大器设计 |
| 3.5.1 设计指标 |
| 3.5.2 稳定性分析 |
| 3.5.3 偏置电路设计 |
| 3.5.4 驱动级功率放大器仿真优化 |
| 3.6 末级功率放大器设计 |
| 3.6.1 设计指标 |
| 3.6.2 稳定性分析 |
| 3.6.3 偏置电路设计 |
| 3.6.4 匹配电路设计 |
| 3.6.5 末级功率放大器仿真优化设计 |
| 3.7 本章小结 |
| 第4章 发射机射频前端核心器件的调试与分析 |
| 4.1 频率合成器测试 |
| 4.2 带通滤波器测试 |
| 4.3 级联功率放大器测试 |
| 4.3.1 驱动级功率放大器 |
| 4.3.2 末级功率放大器 |
| 4.3.3 级联功率放大器 |
| 4.4 本章小结 |
| 第5章 总结与展望 |
| 5.1 工作总结 |
| 5.2 工作展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间从事的科研工作及取得的成果 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 频率合成技术简介 |
| 1.2 频率合成技术的国内外研究现状 |
| 1.2.1 锁相环频率合成技术发展现状 |
| 1.2.2 直接数字频率合成技术发展现状 |
| 1.2.3 混合型频率合成技术发展现状 |
| 1.3 本论文的主要内容 |
| 第二章 频率合成方案的研究 |
| 2.1 锁相式频率合成技术 |
| 2.1.1 锁相环的结构组成 |
| 2.1.2 锁相环的传递函数 |
| 2.1.3 锁相环的噪声分析 |
| 2.2 直接数字频率合成技术 |
| 2.2.1 DDS的基本结构和原理 |
| 2.2.2 DDS的频谱及杂散特性 |
| 2.3 混合频率合成技术 |
| 2.3.1 DDS+PLL |
| 2.3.2 DDS+DS |
| 2.4 本章小结 |
| 第三章 X波段高速扫频源的研究 |
| 3.1 X波段高速扫频源的方案分析与设计 |
| 3.1.1 扫频源系统方案分析 |
| 3.1.2 频率规划 |
| 3.1.3 系统方案 |
| 3.2 系统指标估算 |
| 3.2.1 系统相噪指标 |
| 3.2.2 系统杂散指标 |
| 3.2.3 跳频时间 |
| 3.2.4 频率分辨率 |
| 3.3 方案实现 |
| 3.3.1 晶体振荡器及其倍频链路设计 |
| 3.3.2 DDS电路设计 |
| 3.3.3 DDS倍频链路设计 |
| 3.4 实物测试与分析 |
| 3.4.1 系统实物 |
| 3.4.2 X波段扫频源测试结果 |
| 3.4.2.1 线性调频信号的测量 |
| 3.4.2.2 相位噪声测试结果 |
| 3.4.2.3 杂散测试结果 |
| 3.4.3 相位噪声测试结果分析 |
| 3.4.4 杂散测试结果分析 |
| 3.5 本章小结 |
| 第四章 Ka波段高速扫频源的研究 |
| 4.1 Ka波段高速扫频源的方案分析 |
| 4.1.1 系统方案分析 |
| 4.1.2 频率规划 |
| 4.1.3 系统方案 |
| 4.2 系统指标估算 |
| 4.2.1 系统相噪指标 |
| 4.2.2 系统杂散指标 |
| 4.2.3 系统跳频时间 |
| 4.2.4 频率分辨率 |
| 4.3 方案实现 |
| 4.4 实物测试与分析 |
| 4.4.1 系统实物 |
| 4.4.2 Ka波段扫频源测试结果 |
| 4.4.2.1 线性调频信号的测量 |
| 4.4.2.2 相位噪声测试结果 |
| 4.4.2.3 杂散测试结果 |
| 4.4.3 相位噪声测试结果分析 |
| 4.4.4 杂散测试结果分析 |
| 4.5 本章小结 |
| 第五章 总结 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
| 致谢 |
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 高分辨率动态频率信号测量的课题背景 |
| 1.2 高分辨率动态频率信号测量的国内外研究现状 |
| 1.2.1 高分辨率动态频率信号测量的发展现状 |
| 1.2.2 倍频技术的发展现状 |
| 1.3 高分辨率动态频率信号测量研究内容和意义 |
| 1.3.1 高分辨率动态频率信号测量的研究内容 |
| 1.3.2 高分辨率动态频率信号测量的研究意义 |
| 2 总体方案设计和指标的影响因素分析 |
| 2.1 总体目标 |
| 2.2 总体方案设计 |
| 2.2.1 多级锁相倍频与混频模块 |
| 2.2.2 频率信号产生模块 |
| 2.2.3 数字控制和计数输出模块 |
| 2.3 指标的影响因素分析 |
| 2.3.1 锁相环相位噪声影响分析 |
| 2.3.2 电源噪声影响分析 |
| 2.3.3 温度影响分析 |
| 2.3.4 器件的非线性影响分析 |
| 2.3.5 外界磁场与振动影响分析 |
| 2.4 本章小结 |
| 3 高精度动态频率测量系统设计实现 |
| 3.1 锁相环相位噪声计算及衡量指标转换 |
| 3.1.1 锁相环相位噪声计算方法 |
| 3.1.2 衡量指标计算和转换 |
| 3.2 多级锁相倍频模块 |
| 3.2.1 锁相倍频系数的确定 |
| 3.2.2 基准载频的确定 |
| 3.2.3 倍频级数的确定 |
| 3.3 锁相环相位噪声抑制技术 |
| 3.3.1 输入信号整形 |
| 3.3.2 环路滤波器设计方法 |
| 3.4 第一级锁相倍频模块设计和验证 |
| 3.4.1 锁相环器件参数分析和选择 |
| 3.4.2 第一级锁相倍频模块环路滤波器设计方法 |
| 3.4.3 第一级锁相环倍频模块设计与仿真对比分析 |
| 3.4.4 衡量指标参数转换计算 |
| 3.5 模拟输入频率和参考基准频率信号产生 |
| 3.6 基准频率变换的实现 |
| 3.7 数字控制和计数输出实现 |
| 3.8 本章小结 |
| 4 高精度动态频率测量系统性能仿真与分析 |
| 4.1 第一级锁相环倍频相位噪声仿真 |
| 4.1.1 不同参考输入下的输出相位噪声仿真 |
| 4.1.2 不同环路滤波器的输出相位噪声仿真 |
| 4.2 基准频率变换的仿真验证 |
| 4.3 本章小结 |
| 5 高分辨率动态频率测量系统的实验验证与分析 |
| 5.1 测试方案与测试平台搭建 |
| 5.2 高分辨率动态频率测量系统的实验验证 |
| 5.2.1 整形电路的实验验证与分析 |
| 5.2.2 第一级锁相环的相位噪声测量与环路带宽影响实验验证 |
| 5.2.3 锁相环动态跟踪性能实验验证 |
| 5.2.4 参考频率输出实验验证 |
| 5.2.5 杂散干扰的实验验证 |
| 5.2.6 频率计数实验验证与分析 |
| 5.3 实验结果计算和指标分析 |
| 5.4 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 摘要 |
| Abstract |
| 第一章 引言 |
| 1.1 高精度频率测量的重要性 |
| 1.2 高精度频率测量技术的现状 |
| 1.2.1 对于频率测量仪器的主要要求 |
| 1.2.2 国内外现有频率测量仪器 |
| 1.3 频率处理软件 |
| 1.4 本论文主要工作及论文内容安排 |
| 第二章 原子频标主要指标的表征方式和测量方法 |
| 2.1 原子频标的信号模型 |
| 2.2 原子频标的主要性能指标 |
| 2.2.1 频率准确度 |
| 2.2.2 频率漂移率 |
| 2.2.3 频率稳定度 |
| 2.3 原子频标的噪声模型 |
| 2.4 常用的频率测量方法 |
| 2.4.1 频差倍增法 |
| 2.4.2 差拍法 |
| 2.4.3 相位比较法 |
| 2.4.4 双混频时差法 |
| 2.4.5 几种频率测量方法的总结 |
| 第三章 高精度、宽频率测量范围的频稳测量仪的设计 |
| 3.1 频稳测量仪设计目标与方案 |
| 3.2 频率偏调源的设计与理论分析 |
| 3.2.1 频率偏调源的设计 |
| 3.2.2 频率偏调源附加噪声的理论分析 |
| 3.2.3 频率偏调链路的预期效果 |
| 3.3 混频模块设计 |
| 3.4 信号处理模块设计 |
| 3.5 测量仪的软件设计 |
| 第四章 频稳测量仪的实现与结果分析 |
| 4.1 频稳测量仪的初步实现与测试结果分析 |
| 4.1.1 倍频模块的实现 |
| 4.1.2 AD9912的配置 |
| 4.1.3 信号处理模块的实现 |
| 4.1.4 初步实现的频稳测量仪样机自检结果与分析 |
| 4.2 频稳测量仪的优化与测试结果分析 |
| 4.2.1 频率偏调链路附加噪声的评估 |
| 4.2.2 电路板面的优化 |
| 4.2.3 电源的优化 |
| 4.2.4 信号处理模块的优化 |
| 4.2.5 频率准确度测量误差的优化 |
| 4.3 不同频率的自检测试结果 |
| 4.4 不同温度下的自检测试结果 |
| 4.5 比对测试结果 |
| 4.6 与其它产品比较 |
| 第五章 频率处理软件的实现与操作说明 |
| 5.1 频率处理软件需求分析 |
| 5.2 软件开发工具 |
| 5.3 频率处理软件的实现 |
| 5.3.1 串口通讯模块 |
| 5.3.2 数据处理和保存功能 |
| 5.3.3 测量结果图形显示界面 |
| 5.4 频率处理软件操作流程 |
| 5.5 小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 作者简历及在学期间发表的学术论文与研究成果 |
