王端阳[1]（2021）在《示波器波形分析软件设计》文中指出现代电子技术的高速发展使作为通用电子测量仪器的数字存储示波器在工业生产中得到广泛的应用,在采样率、存储深度、上升时间和实时模拟带宽等关键指标外,用户也对示波器的信号分析与处理能力产生了日益增长的需求,测试仪器集成化和配备丰富的波形分析工具成为现代数字示波器的发展趋势。基于傅里叶变换的频谱分析和数字滤波器设计与运算是工程应用中广泛使用的信号处理工具,但前者在现有示波器中通常存在速度慢、频谱分析范围不灵活等诸多性能限制,后者则很少出现在一般示波器的分析工具中。因此本文基于数字示波器平台的波形数学运算功能,深入研究了提升频谱分析效率的相关技术和数字滤波器设计与运算软件功能的设计。主要研究内容如下:1.频谱分析技术研究。针对现有功能频谱分析范围不灵活的问题,研究能够提高频谱分辨率和展现频谱细节的频谱分析和频谱插值方法,包括基于数字下变频的频谱分析技术、chirp-z变换和非均匀傅里叶变换。2.基于SIMD指令集加速的快速傅里叶变换算法的软件实现。频谱分析功能速度慢的一大瓶颈在于快速傅里叶变换的软件实现效率不高,因此本文研究了基于现代处理器的SIMD指令集的快速傅里叶变换运算的矢量化,首先介绍快速傅里叶变换的常见算法,包括Cooley-Tukey和分裂基算法;其次基于共轭对算法研究了快速傅里叶变换的矢量化,结果显示矢量化的快速傅里叶变换能极大提升运算的吞吐量,从而提高频谱分析的速度。3.数字滤波器设计算法研究与软件功能设计。首先介绍FIR和IIR数字滤波器的设计方法,包括频率抽样、最小平方误差和Chebyshev最优化设计等FIR滤波器设计方法和经典模拟滤波器（Butterworth、Chebyshev等）设计和模拟-数字域变换方法。其次分析相关软件功能设计,并在示波器软件平台上进行初步实现和验证。
唐帅[2]（2021）在《12位10GSPS时间交替采集系统误差校正技术》文中研究指明信息时代,随着电子信息技术迅猛发展,对电子测量仪器提出了更高的要求。多ADC时间交替采样技术（Time-interleaved ADC,TIADC）是当前国内研究采样率提升的主流方案,TIADC系统中要提高采样率的前提是实现系统中多器件采集同步且系统采样率越高对同步精度要求越高,同时,系统中因多片分离器件的非一致性所造成的失配误差使系统性能下降。为实现系统高采样率同步、高分辨率采样及失配误差校正,本文主要研究TIADC采样系统中多ADC的采集同步,过采样条件下的系统分辨率提升及系统失配误差的校正技术。根据上述内容,本文所进行的研究工作有:一.基于JESD204B协议确定性延迟及多采集板卡同步复位实现数据采集、传输及存储同步。深入研究系统同步及同步控制中的参数设置与调节,系统利用子类1器件的确定性延迟实现多片ADC同步采样以达到10GSPS采样率,采用多级时钟器件及多级确认机制实现多通道采集、传输及存储同步。二.基于过采样提出系统分辨率提升方案。利用数字端结构简单且易于实现的平均滤波抽取方案在系统过采样条件下降低噪声对系统的影响,提升采集系统的信噪比,从而提高系统分辨率。三.基于TIADC采集系统误差模型提出正弦拟合粗校正与频响失配误差校正结合的误差校正处理方案。对时间交替采集系统中失配误差的来源进行深入研究,利用正弦拟合误差估计算法与模拟校正方案实现系统失配误差粗校正;在粗校正的基础上利用重构滤波器组实现对系统频响失配误差的误差重构与校正,重点研究重构滤波器组中的幅频补偿FIR（Finite Impulse Response）滤波器,相频重构全通IIR（Infinite Impulse Response）滤波器及分数延时FIR滤波器的原理及数字滤波器的FPGA（Field Programmable Gate Array）实现。本文设计依托于12bit数字存储示波器平台,通过对模拟端、数字端及上位机软件端的调试实现了四通道12bit分辨率10GSPS采样率多ADC同步,采集系统有效位数为7bit,在过采样条件下利用增强采样将系统分辨率提升至14bit,误差校正系统使2GHz带宽内采集系统信噪比达45dB。
陈元[3]（2021）在《基于FPGA的大功率电源数据采集与信号处理设计与实现》文中进行了进一步梳理大功率毫米波回旋行波管由于其输出功率大、工作带宽宽、效率高等优点,因此其能够在军事、航空、国防等重要领域发挥重要作用,而要使得回旋行波管正常需要大功率高压电源系统为其进行稳定的供能,因此必须确保大功率高压电源系统工作的稳定性。但因为行波管在工作时可能由于真空度异常而产生打火现象,从而对大功率高压电源系统造成损害,进而影响整个行波管的工作,并且由于大功率高压电源系统其内部关键信号的正常产生与否是确保整个行波管能稳定工作的前提,因此对于测试人员来说则必须对打火信号以及电源内部关键信号进行实时的采集与监测,通过观察信号的特征判断电源是否处于正常工作状态,进而及时采取相应的措施。本文则据此需求,针对现有大功率高压电源系统的工业控制器PLC在数据采集与信号处理功能上的不足,设计了一套基于FPGA的大功率高压电源数据采集与信号处理系统,用以实现对电源系统中关键信号与回旋行波管打火信号的采集与处理。本文对系统应满足的性能指标进行分析,并对实现该系统所需要的关键芯片进行了选型,然后提出了整体的设计思路与框架。整个系统基于Verilog硬件编程语言进行开发,采用自顶而下的思路进行数字系统的设计,并搭配MATLAB进行数据的进一步处理与验证,该系统共划分为数据采集、数字信号处理与串行通信三个单元。数据采集单元主要负责对从外设高速AD采样芯片发送过来的数据进行接收,本文设计了一种新的存储架构,可以实现DDR3内存的自定义范围循环存储,对比传统的存储架构可以有效节省存储空间的同时减少寻址时间,并且专门针对需要采集的信号特征设计了专门的触发模块,从而能够有效提高信号采集的准确性。数字信号处理单元主要对受电磁干扰的待观测信号进行滤波处理。本文设计了两种数字滤波器:浮点数FIR滤波器与适用与含跳变边沿信号的平滑滤波器,将两者级联使用共同完成数字滤波,使其对比传统的滤波方法能在大幅度减小精度误差的同时,更加适用与大功率高压电源系统中脉冲信号的平滑处理。串行通信主要完成上位机与系统之间的通信,使得系统能够通过串口接收上位机发送过来的指令,并将采集处理的数据上传到上位机上。通信协议采用使用最广泛的现场总线通信协议——Modbus通信协议,并对其做出了改进,使得其更适用与本文需要一次上传大量数据的通信要求,通过该协议能够使系统并入现有的大功率高压电源Modbus通信网络中,实现通信的便利性与规范性。本文将所设计的数据采集与信号处理系统以比特流文件烧录进FPGA芯片中,并通过开发板进行了硬件的调试验证,采集了大功率高压电源系统中的几种关键信号与回旋行波管打火信号,最终通过测试结果验证了本文所设计系统的可行性。本课题通过对基于FPGA的大功率高压电源数据采集与信号处理系统的设计,实现了对大功率高压电源系统中的关键信号以及对回旋行波管打火信号的抓取与监测,该设计能够有效弥补PLC在数据采集与信号处理方面的缺陷,并且可以一定程度上取代外接示波器观察信号,对比用示波器对信号直接抓取观察的方法,该设计具有高可移植性、可拓展性以及低功耗与低成本等优势,对于提高回旋行波管的工作稳定性具有较高的工程应用价值。
朱泽华[4]（2020）在《16位12GSPS D/A转换器数字上变频的设计研究》文中认为数字上变频的功能是对基带信号进行频谱搬移。本文的数字上变频器设计,主要包含了内插滤波和正交调制两部分。为了使数据速率能满足载波信号的需要,我们对输入的低频信号进行插值滤波处理,达到升采样的目的。设计了基于CORDIC算法的数字控制振荡器,用来产生正交调制的载波信号。在不会大规模的提高资源需求的条件下,CORDIC算法能够实现较高精度的正弦函数。完成频谱搬移,把信号调制到更高的频率。本文主要对16位12GSPS D/A转换器的数字上变频器进行研究与设计,为16位12GSPS D/A转换器实现接口数据接收速率与高速DAC内核的转换速率之间的匹配,保证12GSPS D/A转换器的性能和可靠性。在研究了采样定理、取样率多级变换、内插滤波、正交调制等理论后,确定了数字上变频系统的整体设计方案方案,并分解出了各个模块的设计任务。为实现可编程插值滤波,并与DAC进行了补偿,选用了半带滤波器与FIR滤波器。改进了数字控制振荡器的实现算法,提高了实现速度和精度,减弱了杂散的影响。在实现方式上,数字上变频模块设计与D/A转换器设计相结合,对电路各模块进行多路设计,使数字模块的工作频率降低。同时还在电路模块中加入了优化设计,减小了硬件开销。在滤波模块的系数生成电路设计过程中,设计了子运算结果共享。在调制系统中使用了相位分路技术设计数字控制振荡器,优化了电路结构。
汪昕[5]（2020）在《基于Sigma-Delta调制器的多速率数字滤波器的研究与硬件实现》文中研究说明随着日益增长的数据处理需求,高效灵活的数字信号处理系统备受青睐。为了降低运算复杂度,减少数据存储量,在处理系统各模块内部往往采用最优化的数据格式和处理速度,由此多速率数字信号处理技术快速发展并在各领域得到了广泛的应用。MEMS数字检波器是基于Sigma-Delta调制的传感器系统,能将震动信号量化转换为高精度数字波形,并获取震动信号的特征信息。其过程中同样需要使用多速率信号处理技术。本论文研究并实现了一种多速率数字滤波器,可兼容系统前级的多采样率信号,解决了原DSP处理模块输入信号采样率单一的问题,同时具有可调节的输出速率,整体灵活性得到了很大的提升。在不改变原系统结构的基础上,加入多速率信号转换器,匹配原处理模块,两者组成多速率数字滤波器的完整架构。由Simulink模型仿真,验证了多速率信号转换器在不改变信号位宽和通带特征的前提下,能将采样率为16KHz、32KHz、64KHz、256KHz、512KHz及1024KHz的Sigma-Delta调制信号转换为128KHz固定速率的调制信号。进一步搭建HDL模型,将所设计的多速率数字滤波器进行数字电路实现。在前仿真验证数字电路功能完整基础上,基于0.18 μm高温CMOS工艺,经过一系列芯片后端设计流程,最终得到了多速率信号转换器和输出速率可调降采样数字滤波器两款ASIC芯片。搭建测试平台,独立验证了各模块功能满足设计预期。由仿真结果表明,系统本底噪声低于-150dB,信噪比达到113dB。本文所设计的多速率数字滤波器能够处理多种采样率下的Sigma-Delta调制信号,得到输出速率可调的24bits高精度数字波形,能在不同适用场景下对信号进行灵活高效的处理,可广泛应用在基于Sigma-Delta调制原理的各类传感器系统中。
燕浩宇[6]（2020）在《数字带宽交替采集系统的误差校正算法研究及实现》文中认为超宽带高速数据采集在通信、雷达及测试仪器等多个领域有着重要应用,但系统带宽和采样率受限于放大器及模数转换器等器件,突破带宽和采样率指标成为亟需解决的难题。而近年来提出的DBI技术可以同时提高带宽和采样率,突破了单片ADC和单输入通道对采样率和带宽的限制,正逐渐在宽带高速数据采集系统占据一席之地。时间交替并行采样能提高采样率,但无法提升输入带宽。数字带宽交替并行采样能同时突破器件对带宽和采样率的限制,但各子带间的多种误差会降低采样性能,子带数增多会增加误差校准难度。在不过多增加子带数的前提下实现极高采样率,需将两种并行采样技术结合。在目前器件条件下,国内实现的高速数据采集与国外尚有较大差距,技术手段上也以研究TIADC为主,未能同时突破采样率和带宽的限制。目前针对DBI结构本身的理论研究成果仍然相对较少,对DBI结构的误差校正方法研究也进展缓慢。因此在目前芯片资源有限的情况下,利用DBI技术研发的数据采集系统可以满足国内高带宽数据采集系统的迫切需求,对于我国电子系统的的发展具有深远的研究意义。本论文基于DBI-TIADC混合结构的超高速采集系统,对其中的关键数字信号处理模块进行研究与实现。本设计主要研究内容包括:1、对DBI-TIADC混合结构的采集系统进行介绍,并给出总体实现方案及数据处理模块实现方案。2、对数字上变频技术进行研究,结合本系统情况对混频方式及数控振荡器进行选择,完成两路并行数字上变频的FPGA实现。3、对FIR数字滤波器的基本原理进行研究,分析了几种常用的实现结构,完成了两路并行FIR滤波器的FPGA实现。4、对IIR数字滤波器的基本原理进行研究,分析了几种常用的实现结构,完成了IIR滤波器的FPGA实现,并对其进行速度提升。通过以上内容的研究与设计,对最终实现DBI-TIADC混合结构的超高速采集系统打下了坚实的基础。
岳朝富[7]（2020）在《基于多相滤波的信道化接收机设计与实现》文中指出现代通信所处的环境越来越复杂,尤其是军用通信,需要处理的信号往往是未知的,所以其特殊的通信环境对通信设备提出了更高的要求:在抗干扰通信中设备要能全时刻全频段监测信道,并且确定某一频段是否存在干扰。本文就是针对该问题设计了基于多相滤波结构的频谱感知系统并基于FPGA硬件平台对其进行实现。本文通过对常规通信系统中频谱感知和数字信道划分问题进行研究,实现了基于多相滤波结构的频谱感知技术,从而快速精确实现频谱感知的同时降低硬件消耗。主要完成的工作如下:1.分析了多相滤波结构中滤波器的结构,并分析了其幅频响应及相频响应特性,然后利用MATLAB进行FIR数字信号滤波器的设计并仿真,从而将一个高阶滤波器用多个低阶滤波器代替,降低资源消耗,易于工程实现。2.针对常规多信道通信系统中的由于信道间能量消耗而带来的“漏警”问题,研究了50%重复信道的分配方法。由于没有所要接收信号的准确频率,在数字接收机工作频谱范围内都可能出现某一未知信号,于是将相邻子信道间过渡带的频带重叠从而对于盲信号实现接收机工作频段的全频带监测工作,且此时由于相邻子信道间过渡带的频带宽度的增大因此可以在设计上适当降低每个子信道滤波器的阶数。3.针对2.4G～3.8G的宽带频谱感知问题,本文首先提出了分段采样、同时感知的技术方案,在此基础上设计了基于多相滤波的频谱感知结构,并基于现有硬件平台,利用FPGA实现了本文提出的感知方案。解决了由于采样频段过宽而带来的频谱混叠问题,实现了针对宽带信号的全频段实时感知,并将感知信道同实际信道一一对应。
徐鹏[8]（2020）在《16位Sigma-delta ADC中数字模块的设计》文中进行了进一步梳理随着第5代通信技术的蓬勃发展,物联网产业愈来愈受到关注,产业发展前景越加良好。传感器技术在整个产业中扮演了十分关键的角色,传感器广义上将真实世界与数据世界连接起来,由于诸如降低功率的要求,用于存储信号数据的空间较小的限制和在数字域中进行数据处理的容易性等特征,使得现实世界的模拟信号需要被转换成其等效的数字形式。而数据转换器是模拟信号和数字信号之间的通道,因此,模数转换器（Analog to digital,ADC）在传感器网络的设计中具有重要意义。其中基于过采样和噪声整形技术的Sigma-Delta ADC转换器因为其具有高效架构和易于实现的特点成为ADC的绝佳选择。本文基于0.28μm标准CMOS工艺,按照专用集成电路（Application-Specific Integrated Circuit,ASIC）的流程设计实现了应用于温湿度传感器芯片中16位Sigma-Delta ADC中的数字模块。主要包括I2C接口模块,寄存器模块,逻辑控制模块以及滤波器模块。片外可通过I2C接口对寄存器模块中的寄存器进行读写操作;逻辑控制模块接收寄存器模块的控制位,产生模拟ADC模块所需要的相关控制信号;滤波器模块接收ADC的采样时钟和采样数据,进行降采样滤波。降采样滤波器模块采用三级级联滤波器的结构,第一级为级联梳状积分（Cascaded integrator comb,CIC）滤波器完成128倍降采样,第二级为过渡带较宽的半带滤波器,完成2倍降采样,第三级为过渡带较窄的半带滤波器,完成2倍降采样,两级半带滤波器的阻带衰减均为90 dB,文中利用matlab完成各滤波器的设计,并在simulink里进行建模仿真,仿真结果显示满足输出精度为16位的要求。建模完成后,进行RTL代码编写,针对于半带滤波器的实现,采用将乘法转换成移位相加的形式,减少硬件开销,并且不同于一般的CSD编码实现方式,本文采用了一种新的移位相加实现架构,有效降低了半带滤波器模块的功耗和面积。同时利用业界前沿的UVM验证方法,搭建验证平台对整体滤波器模块进行功能验证,产生随机激励进行功能覆盖率,代码覆盖率的收集。完成数字模块的设计验证后,使用DC工具进行综合,将RTL代码转换为网表文件,并在innovus工具中进行布局布线,生成版图文件,用calibre完成数字版图的DRC,LVS检查。在此过程中,对于综合后生成的网表和版图生成的网表,分别与RTL代码进行形式验证,确保功能一致性。最后利用后端流程生成的时序文件进行后仿,仿真结果表明设计正确。
吴迪[9]（2020）在《一种Sigma-Delta ADC中数字抽取滤波器的设计》文中研究指明现今社会,集成电路（ICs）已无处不在,随着数字集成电路趋于主流和数字信号处理技术飞速发展,模拟和数字信号间的转换接口—模数转换器（ADC）越来越多地为人们重视。Sigma-Delta ADC通过使用过采样和噪声整形技术得到较高的转换精度,应用领域涉及生物医疗、智能硬件、音频、工业控制等众多方面,是模数转换器研究的焦点。一个完整的Sigma-Delta ADC结构主要包含抗混叠滤波器、Sigma-Delta调制器与作为最后一级的数字抽取滤波器,其中数字抽取滤波器与整体Sigma-Delta ADC芯片的功耗和面积关联最大,设计一款数字抽取滤波器并且拥有低面积、易应用等优点显得尤为重要。本文设计了一种Sigma-Delta ADC中的数字滤波器,可实现将输入信号从32到512倍降采样的同时滤除高频噪声。数字滤波器工作时配合控制电路,通过配置内部寄存器来调节抽取率以改变输出数据有效位数,电路可输出24位标准ADC转换数据。本文主要研究内容和成果如下:1.对Sigma-Delta ADC的原理和结构进行概述,在频域分析了调制器中信号与噪声的处理过程。在Simulink中搭建了三级级联积分前馈结构调制器模型,采用一位量化器,并通过仿真确定了调制器结构参数。得到的调制器模型采样频率为332.8KHz,经过仿真得到输出数据的信噪失真比为122.94d B,有效位数为20.13bits,噪声整形效果良好。2.对Sigma-Delta ADC中的数字抽取滤波器结构进行了设计和优化。综合考虑带宽、硬件资源、功耗等各个因素,根据数字抽取滤波器的设计指标,选择数字滤波器结构为四级级联积分梳状（CIC）滤波器,采用递归结构实现。在Simulink中搭建了滤波器仿真模型,与调制器模型组成Sigma-Delta ADC系统进行共同仿真,得到输出频谱中信噪失真比可达120.58d B,精度为19.74bits,验证表明数字抽取滤波器性能良好。3.采用Verilog HDL语言对数字抽取滤波器及其控制电路进行了设计,实现了寄存器读写、复位及时钟产生、抽取滤波器、电路模式转换与数据输出等电路模块的设计和功能仿真。对数字滤波器的输出数据进行频谱分析,表明抽取滤波器工作正常,性能良好。在GSMC 0.18μm工艺下,使用Design Compiler对设计进行逻辑综合,报告表明设计中无时序违例。
李伟琪[10]（2020）在《二维可分离FIR滤波器稀疏优化算法研究》文中认为二维（Two-Dimensional,2-D） FIR数字滤波器在图像处理、地震信号处理、雷达声呐信号处理、机器视觉和无线通信等领域具有较为广泛的应用。但是2-D FIR滤波器在硬件实现时,特别是在阶数较高的情况下,滤波器系数数量较多,从而导致2-D FIR滤波器的硬件实现需要更多的存储器、加法器和乘法器。目前已存在一些减少2-D FIR滤波器硬件执行复杂度的方法,如McClellan变换方法和可分离滤波器设计方法。论文研究可分离滤波器,提出了一种新的具有稀疏系数的可分离2-D FIR滤波器设计方法,对其稀疏优化方法、有限字长效应及FPGA实现进行了研究。论文的主要工作包括:（1）基于迭代重加权l1,范数和贪婪搜索联合算法,提出了一种具有稀疏系数的可分离2-D FIR滤波器设计方法。该方法设计包括两个步骤,第一步,基于某一初始设计,利用迭代重加权l1范数设计出一个具有稀疏系数的可分离2-D FIR滤波器,然后利用信赖域-迭代梯度搜索（Trust Region Iterative Gradient Searching,TR-IGS）技术优化此时的可分离 2-D FIR 滤波器的系数。在第一步设计的基础上,第二步利用贪婪搜索（Greedy Searching,GS）算法进一步稀疏更多的系数,其中在每次搜索结束后,利用TR-IGS技术优化当前的滤波器系数,然后进行下一次的搜索和优化,直至滤波器设计误差不再满足设计要求。仿真实例验证了所提出的稀疏优化方法的有效性以及另外六种相关稀疏优化方法。（2）在设计出最优连续系数的可分离2-D FIR滤波器后,对这些连续系数的量化进行了研究。首次提出了适用于可分离2-D FIR滤波器的两种系数量化方案:（迭代）分步式整数线性规划算法（2-step-integer-LP）和（迭代）分步式整数线性规划-邻域搜索算法（2-step-integer-LP-neighbor）,两种方案均基于相同的核心思想:固定一些系数并优化量化其他系数。仿真实例验证了所提出的量化方案的有效性,并与另外两种优化方案（近似目标优化算法和基于有限二次幂项的系数量化算法）进行了比较。实验结果表明,所提出的两种方案在设计误差方面均优于论文中的其他量化算法,且2-step-integer-LP性能略好于2-step-integer-LP-neighbor。但是,在某些情况下,由于优化变量较多的原因,前者可能无法收敛,而后者能够比较有效的避免无法收敛的问题。（3）给出了可分离2-D FIR滤波器的Simulink系统仿真和FPGA仿真,验证了所提出的可分离2-D FIR滤波器可实现性以及具有较好的图像滤波效果,并对FPGA硬件资源占用进行了分析。
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 研究发展与现状 |
| 1.3 研究内容与论文安排 |
| 第二章 示波器波形分析软件总体设计 |
| 2.1 示波器软硬件总体结构概述 |
| 2.1.1 示波器硬件总体结构 |
| 2.1.2 示波器软件总体结构 |
| 2.2 波形分析软件总体方案设计 |
| 2.2.1 FFT频谱分析功能设计 |
| 2.2.2 数字滤波器软件设计 |
| 2.3 频谱分析改进方法研究 |
| 2.3.1 基于重采样的FFT研究 |
| 2.3.2 离散傅里叶变换插值算法研究 |
| 2.3.3 数字示波器频谱分析功能设计 |
| 2.4 本章小结 |
| 第三章 基于SIMD指令集的快速傅里叶变换算法研究 |
| 3.1 快速傅里叶变换的算法与实现 |
| 3.1.1 Cooley-Tukey的基-2 DIT算法 |
| 3.1.2 分裂基和共轭对算法 |
| 3.1.3 快速傅里叶变换的实现 |
| 3.2 基于SIMD指令集加速的快速傅里叶变换实现研究 |
| 3.2.1 SIMD指令集和SSE指令集自建函数 |
| 3.2.2 矢量化循环 |
| 3.2.3 完全硬编码的快速傅里叶变换算法实现 |
| 3.2.4 基于Cooley-Tukey分解的快速傅里叶变换算法实现 |
| 3.3 本章小结 |
| 第四章 数字滤波器设计研究与软件设计 |
| 4.1 数字FIR滤波器的设计方法研究 |
| 4.1.1 线性相位FIR数字滤波器 |
| 4.1.2 最小平方误差FIR滤波器 |
| 4.1.3 等纹波FIR滤波器 |
| 4.2 数字IIR滤波器的设计方法研究 |
| 4.2.1 模拟IIR滤波器 |
| 4.2.2 数字IIR滤波器 |
| 4.3 数字滤波器软件设计与实现 |
| 4.3.1 界面设计与实现 |
| 4.3.2 功能设计与实现 |
| 4.4 本章小结 |
| 第五章 测试与验证 |
| 5.1 矢量化FFT算法运行速度测试 |
| 5.2 频谱分析中矢量化FFT算法应用测试 |
| 5.3 数字滤波器软件功能验证 |
| 第六章 总结与展望 |
| 6.1 全文工作总结 |
| 6.2 未来工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得成果 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 本文的主要创新与贡献 |
| 第二章 系统方案及总体架构 |
| 2.1 12bit数字存储示波器系统概述 |
| 2.2 系统同步及增强分辨率方案 |
| 2.2.1 多ADC及多采集系统同步 |
| 2.2.2 增强分辨率设计方案 |
| 2.3 TIADC系统误差校正方案 |
| 2.3.1 基于正弦拟合的TIADC误差粗校正设计 |
| 2.3.2 频响失配误差重构滤波校正方案设计 |
| 2.4 本章小结 |
| 第三章 系统同步与增强分辨率设计 |
| 3.1 系统同步设计与实现 |
| 3.1.1 JESD204B协议确定性延迟概述 |
| 3.1.2 单通道多ADC同步设计及实现 |
| 3.1.3 多通道同步设计及实现 |
| 3.2 增强分辨率模式设计与实现 |
| 3.2.1 示波器过采样与数据抽取 |
| 3.2.2 增强分辨率采样设计与实现 |
| 3.3 本章小结 |
| 第四章 TIADC系统误差校正 |
| 4.1 TIADC系统误差分析 |
| 4.2 基于正弦拟合算法的系统误差校正 |
| 4.2.1 基于正弦拟合算法的系统误差估计 |
| 4.2.2 基于正弦拟合算法的系统误差校正实现 |
| 4.3 频响非失配误差分析与校正 |
| 4.3.1 频响失配误差分析 |
| 4.3.2 频响失配误差校正原理 |
| 4.3.3 频响失配误差校正方案 |
| 4.3.4 频响失配误差校正FIR滤波器的实现 |
| 4.3.5 频响失配误差校正IIR滤波器的实现 |
| 4.4 本章小结 |
| 第五章 系统调试与分析 |
| 5.1 系统同步及采样率调试与分析 |
| 5.1.1 单通道多ADC及多通道同步调试与分析 |
| 5.1.2 时间交替采样系统采样率测试与分析 |
| 5.2 系统分辨率及增强分辨率测试 |
| 5.2.1 系统垂直分辨率及有效位数测试测试 |
| 5.2.3 增强分辨率模式的有效位数测试 |
| 5.3 系统失配误差校正测试与分析 |
| 5.3.1 正弦拟合误差校正测试与分析 |
| 5.3.2 频响失配误差校正测试与分析 |
| 5.4 本章小结 |
| 第六章 全文总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
| 个人简历及研究成果 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外发展现状 |
| 1.3 本文主要研究内容及创新点 |
| 第二章 系统总体方案设计 |
| 2.1 系统应用背景概述 |
| 2.1.1 回旋行波管打火信号特征 |
| 2.1.2 高压脉冲电源调制器驱动信号分析 |
| 2.1.3 辅助电源关键信号简述 |
| 2.2 系统需求分析 |
| 2.2.1 数据采集需求分析 |
| 2.2.2 数据存储需求分析 |
| 2.2.3 数字信号处理需求分析 |
| 2.2.4 通信系统需求分析 |
| 2.3 系统硬件选型 |
| 2.4 系统设计思路 |
| 2.5 本章小结 |
| 第三章 FPGA数据采集系统设计 |
| 3.1 数据采集系统时钟架构 |
| 3.2 AD数据接收模块设计 |
| 3.2.1 ADS4225 芯片数据接收模块 |
| 3.2.2 原始数据的加位标记处理 |
| 3.3 DDR3 数据读写控制模块设计 |
| 3.3.1 DDR3 双缓存架构设计 |
| 3.3.2 DDR3 写缓存时序设计 |
| 3.3.3 DDR3 读缓存时序设计 |
| 3.4 数据触发控制模块设计 |
| 3.4.1 数据边沿与脉宽混合触发设计 |
| 3.4.2 数据采集保护窗口模式设计 |
| 3.4.3 数据触发起始地址位计算 |
| 3.5 本章小结 |
| 第四章 FPGA数字信号处理系统设计 |
| 4.1 浮点数FIR数字滤波器设计实现 |
| 4.1.1 FIR数字滤波器原理 |
| 4.1.2 IEEE-754 浮点数介绍及FPGA实现 |
| 4.1.3 FIR数字滤波器在FPGA中的设计 |
| 4.2 改进平滑数字滤波器的设计与实现 |
| 4.2.1 传统平滑滤波器原理 |
| 4.2.2 一阶差分判别的平滑滤波器原理 |
| 4.2.3 改进平滑滤波器在FPGA中的设计 |
| 4.3 数字信号处理系统整体设计 |
| 4.3.1 数字信号处理系统时钟架构 |
| 4.3.2 数字信号处理系统时序设计 |
| 4.4 本章小结 |
| 第五章 基于Modbus协议的串行通信系统设计 |
| 5.1 Modbus串行通信协议介绍 |
| 5.1.1 Modbus协议传输特点 |
| 5.1.2 Modbus的 RTU传输模式及其改进 |
| 5.1.3 Modbus的 CRC校验方法 |
| 5.2 Modbus通信模块在FPGA中的设计实现 |
| 5.2.1 MODUS通信模块的时钟产生 |
| 5.2.2 Modbus通信的串行收发模块设计 |
| 5.2.3 Modbus通信模块中的帧处理模块设计 |
| 5.3 串行编/解码模块在FPGA中的设计实现 |
| 5.3.1 串行解码模块的设计 |
| 5.3.2 串行编码模块设计 |
| 5.4 本章小结 |
| 第六章 系统实验测试与数据分析 |
| 6.1 系统实验测试平台 |
| 6.2 数据采集系统功能测试与验证 |
| 6.3 数字信号处理系统功能测试与验证 |
| 6.4 大功率电源系统信号实时捕获测试 |
| 6.5 本章小结 |
| 第七章 全文总结与展望 |
| 7.1 全文总结 |
| 7.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士期间的研究成果 |
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题背景 |
| 1.2 研究现状 |
| 1.3 发展趋势 |
| 1.4 主要工作和论文结构安排 |
| 2 数字上变频设计理论基础 |
| 2.1 数字上变频基本原理与组成结构 |
| 2.2 奈奎斯特采样定理 |
| 2.3 信号整数倍内插 |
| 2.4 相干采样定理 |
| 2.5 取样率变换的多级实现 |
| 2.6 数字滤波器 |
| 2.6.1 IIR数字滤波器 |
| 2.6.2 FIR数字滤波器 |
| 2.6.3 半带滤波器 |
| 2.7 数字控制振荡器 |
| 2.7.1 查表法 |
| 2.7.2 CORDIC算法 |
| 3 数字上变频设计与实现 |
| 3.1 多级内插滤波器的设计 |
| 3.2 数控振荡器的设计 |
| 4 数字上变频仿真 |
| 4.1 内插滤波器的仿真 |
| 4.2 NCO的仿真 |
| 5 数字上变频器的验证 |
| 5.1 插值滤波模块的仿真验证 |
| 5.2 直接数字频率合成器的仿真验证 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表学术论文情况 |
| 致谢 |
| 学位论文数据集 |
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 研究现状综述 |
| 1.3 本文研究目的及主要内容 |
| 1.3.1 本文主要研究内容 |
| 1.3.2 本文的文章结构 |
| 第二章 Sigma-Delta调制的基本原理 |
| 2.1 Sigma-Delta ADC的基本组成 |
| 2.2 Sigma-Delta调制器原理 |
| 2.2.1 过采样技术 |
| 2.2.2 噪声整形技术 |
| 2.3 高阶Sigma-Delta调制器的结构 |
| 2.4 本章小结 |
| 第三章 多速率信号滤波原理与改进 |
| 3.1 多速率信号处理的基础理论 |
| 3.1.1 信号的采样 |
| 3.1.2 多采样率系统 |
| 3.1.2.1 采样率的数字域变换方法 |
| 3.1.2.2 多采样率系统的等效变换与多级实现 |
| 3.2 降采样数字滤波器原理 |
| 3.2.1 降采样滤波器在Sigma-Delta ADC中的作用 |
| 3.2.2 基本原理与结构组成 |
| 3.3 多速率数字滤波器的改进思路 |
| 3.3.1 改进目的与适用场景 |
| 3.3.2 多速率数字滤波器的架构规划 |
| 3.4 本章小结 |
| 第四章 多速率数字滤波器的系统设计与仿真 |
| 4.1 多速率数字滤波器的整体结构 |
| 4.2 多速率信号转换器 |
| 4.2.1 信号转换方案与参数选择 |
| 4.2.1.1 上采样的转换方法 |
| 4.2.1.2 下采样的转换结构与参数选择 |
| 4.2.2 转换模块的Matlab原型验证 |
| 4.2.2.1 上采样的Matlab仿真 |
| 4.2.2.2 下采样的Simulink模型验证 |
| 4.2.3 HDL模型搭建与仿真 |
| 4.2.3.1 积分器单元的实现方法 |
| 4.2.3.2 CRFB型调制器内部信号流向与数据位宽 |
| 4.2.3.3 信号转换器的前仿真分析 |
| 4.3 降采样数字滤波器模块 |
| 4.3.1 模块组成与实现结构 |
| 4.3.2 HDL模型与说明 |
| 4.4 本章小结 |
| 第五章 基于AISC专用集成电路芯片的硬件实现与测试 |
| 5.1 专用集成电路芯片设计流程简介 |
| 5.2 多速率数字滤波器ASIC芯片 |
| 5.2.1 多速率信号转换器芯片版图与实物 |
| 5.2.2 降采样数字滤波器芯片版图与实物 |
| 5.3 多速率数字滤波器芯片测试 |
| 5.3.1 降采样数字滤波器芯片功能测试 |
| 5.3.2 多速率信号转换器芯片测试方案 |
| 5.3.3 整体系统测试方案与仿真结果 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 论文工作总结 |
| 6.2 研究工作展望 |
| 参考文献 |
| 致谢 |
| 研究成果及发表的学术论文 |
| 作者和导师简介 |
| 附件 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.2.1 宽带高速采集研究现状 |
| 1.2.2 数字带宽交替技术研究现状 |
| 1.3 本文主要研究内容与创新 |
| 1.4 本论文的结构安排 |
| 第二章 数字带宽交替采集系统总体方案 |
| 2.1 超高速采集技术 |
| 2.2 混合结构超高速采集系统整体方案 |
| 2.3 数据处理模块整体方案 |
| 2.4 本章小结 |
| 第三章 数字上变频技术研究与实现 |
| 3.1 数字上变频原理概述 |
| 3.1.1 数字上变频基本原理 |
| 3.1.2 混频方式的选择 |
| 3.1.3 数控振荡器 |
| 3.2 模数本振同步方案设计 |
| 3.3 数字上变频模块的FPGA实现 |
| 3.4 本章小结 |
| 第四章 并行FIR数字滤波器设计与实现 |
| 4.1 FIR数字滤波器基本原理 |
| 4.1.1 直接型结构 |
| 4.1.2 级联型结构 |
| 4.1.3 线性相位FIR结构 |
| 4.1.4 多相实现 |
| 4.2 FIR数字滤波器的并行处理结构 |
| 4.3 两路并行FIR数字滤波器的FPGA实现 |
| 4.4 本章小结 |
| 第五章 ⅡR数字滤波器设计与实现 |
| 5.1 ⅡR数字滤波器基本原理 |
| 5.1.1 ⅡR数字滤波器的频率特性 |
| 5.1.2 ⅡR数字滤波器的常用实现结构 |
| 5.2 ⅡR数字滤波器的FPGA实现 |
| 5.2.1 有限字长效应下ⅡR数字滤波器系数的处理 |
| 5.2.2 ⅡR数字滤波器的速度提升 |
| 5.3 本章小结 |
| 第六章 系统测试及验证 |
| 6.1 系统采样率测试 |
| 6.2 系统带宽测试 |
| 6.3 模数本振同步验证 |
| 6.4 ⅡR滤波器验证 |
| 第七章 总结与展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究目的及意义 |
| 1.2 宽带数字信道化技术国内外发展状况 |
| 1.3 本文的研究工作与内容安排 |
| 第二章 宽带数字信道化基础知识 |
| 2.1 信号采样基本理论 |
| 2.1.1 奈奎斯特采样定理 |
| 2.1.2 带通信号采样定理 |
| 2.2 多速率信号处理 |
| 2.2.1 整数倍抽取 |
| 2.2.2 整数倍内插 |
| 2.2.3 多相滤波器 |
| 2.3 频谱感知理论 |
| 2.3.1 能量检测法 |
| 2.3.2 匹配滤波器法 |
| 2.3.3 循环平稳特征检测法 |
| 2.4 数字滤波器的设计 |
| 2.4.1 数字滤波器设计基础 |
| 2.4.2 窗函数法 |
| 2.4.3 最佳逼近法FIR滤波器设计 |
| 2.5 本章小结 |
| 第三章 基于多相滤波结构数字信道化 |
| 3.1 数字滤波器组与信道化 |
| 3.2 信道划分与排列形式 |
| 3.3 基于多相滤波的数字信道化 |
| 3.4 多相滤波结构信道化模型中DFT的实现 |
| 3.5 多相滤波器设计与仿真 |
| 3.5.1 数字滤波器设计 |
| 3.5.2 多相滤波结构信道化仿真 |
| 3.5.3 32点蝶型运算的仿真实现 |
| 3.6 频谱感知方案研究与设计 |
| 3.6.1 u波段 |
| 3.6.2 c段波形 |
| 3.6.3 动态监测门限 |
| 3.6.4 超前频谱感知 |
| 3.7 本章小结 |
| 第四章 多相滤波结构信道化的设计与FPGA实现 |
| 4.1 基于数字信道化的频谱感知技术方案 |
| 4.1.1 设计目标 |
| 4.1.2 方案设计 |
| 4.2 FPGA硬件平台的设计实现 |
| 4.2.1 硬件平台 |
| 4.2.2 FPGA设计流程 |
| 4.3 硬件实现方案概述 |
| 4.3.1 硬件实现方案概述 |
| 4.3.2 主要芯片选取 |
| 4.4 硬件实现各模块功能介绍 |
| 4.4.1 ADC12D800RF芯片管脚选择 |
| 4.4.2 数据预处理模块 |
| 4.4.3 多相滤波结构模块 |
| 4.4.4 功率谱计算模块 |
| 4.5 硬件平台测试结果 |
| 4.6 本章小结 |
| 第五章 全文总结 |
| 致谢 |
| 作者简介 |
| 参考文献 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外研究历史与现状 |
| 1.3 本文的主要贡献与创新 |
| 1.4 本论文的结构安排 |
| 第二章 SIGMA DELTA ADC原理简介及建模 |
| 2.1 sigma delta adc调制器基本原理 |
| 2.1.1 采样,量化及过采样技术 |
| 2.1.2 噪声整形 |
| 2.2 二阶SIGMA DELTA ADC调制器 |
| 2.3 调制器系统级建模及仿真 |
| 2.4 本章小结 |
| 第三章 数字降采样滤波器原理及建模 |
| 3.1 降采样滤波器的多级结构 |
| 3.2 sincK滤波器原理 |
| 3.3 半带滤波器原理 |
| 3.4 数字降采样滤波器系统级建模 |
| 3.5 本章小结 |
| 第四章 数字模块的设计与实现 |
| 4.1 降采样滤波器模块的设计与实现 |
| 4.1.1 sinc3 滤波器的设计与实现 |
| 4.1.2 半带滤波器的设计与实现 |
| 4.1.3 降采样滤波器模块的UVM验证 |
| 4.2 其余数字模块的设计与实现 |
| 4.3 本章小结 |
| 第五章 数字模块的后端物理实现 |
| 5.1 逻辑综合 |
| 5.2 形式验证 |
| 5.3 布局布线及后仿 |
| 5.4 本章小结 |
| 第六章 全文总结与展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 国内外研究现状 |
| 1.3 论文研究工作和章节安排 |
| 第二章 Sigma-Delta ADC基本原理概述 |
| 2.1 ADC的基本原理 |
| 2.2 Sigma-Delta ADC概述 |
| 2.2.1 Sigma-Delta ADC的结构 |
| 2.2.2 Sigma-Delta ADC的重要参数 |
| 2.3 Sigma-Delta调制器工作原理 |
| 2.3.1 过采样技术 |
| 2.3.2 噪声整形技术 |
| 2.3.3 调制器的转换过程 |
| 2.3.4 调制器转换过程的频域分析 |
| 2.4 Sigma-Delta调制器结构 |
| 2.4.1 调制器结构 |
| 2.4.2 本文调制器模型的搭建 |
| 2.5 本章小结 |
| 第三章 数字抽取滤波器的设计 |
| 3.1 信号的抽取 |
| 3.2 数字滤波器结构 |
| 3.3 CIC滤波器的结构和原理 |
| 3.3.1 单级CIC抽取滤波器的实现结构 |
| 3.3.2 多级级联CIC抽取滤波器的实现结构 |
| 3.4 数字抽取滤波器的设计 |
| 3.4.1 数字抽取滤波器的设计指标 |
| 3.4.2 数字抽取滤波器的设计方案 |
| 3.4.3 CIC抽取滤波器结构和级联数目选择 |
| 3.4.4 CIC抽取滤波器抽取因子选择 |
| 3.4.5 数字抽取滤波器模型的搭建 |
| 3.5 数字抽取滤波器的性能仿真 |
| 3.6 本章小结 |
| 第四章 数字抽取滤波器的电路级设计 |
| 4.1 数字抽取滤波器整体功能规划 |
| 4.2 寄存器读写模块 |
| 4.2.1 寄存器读写模块的设计 |
| 4.2.2 寄存器读写模块的仿真 |
| 4.3 复位及时钟产生模块 |
| 4.3.1 复位及时钟产生模块的设计 |
| 4.3.2 上电复位同步电路 |
| 4.3.3 滤波器工作复位信号产生电路 |
| 4.3.4 滤波器工作时钟产生电路 |
| 4.4 抽取滤波器模块 |
| 4.5 电路模式转换与数据输出模块 |
| 4.5.1 电路模式转换与数据输出模块的设计 |
| 4.5.2 模式转换部分 |
| 4.5.3 数据输出部分 |
| 4.6 数字抽取滤波器的逻辑综合 |
| 4.7 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 低复杂度2-D滤波器的设计方法 |
| 1.3 最优有限字长滤波器的设计 |
| 1.4 论文的主要工作和内容安排 |
| 第2章 可分离2-D FIR滤波器的稀疏优化算法 |
| 2.1 可分离2-D FIR滤波器的设计原理 |
| 2.2 可分离2-D FIR滤波器的系数优化技术 |
| 2.2.1 系数优化问题描述 |
| 2.2.2 信赖域-迭代梯度搜索技术 |
| 2.3 可分离2-D FIR滤波器零系数数目最大化问题 |
| 2.4 可分离2-D FIR滤波器稀疏优化算法 |
| 2.4.1 基于迭代最小l_1范数的稀疏优化算法 |
| 2.4.2 基于迭代重加权l_1范数的稀疏优化算法 |
| 2.4.3 基于贪婪搜索的稀疏优化算法 |
| 2.4.4 基于迭代重加权l_1范数与贪婪搜索联合的稀疏优化算法 |
| 2.5 仿真实例与结果分析 |
| 2.6 本章小结 |
| 第3章 可分离2-D FIR滤波器的量化算法 |
| 3.1 有限字长效应概述 |
| 3.2 系数量化问题描述 |
| 3.3 (迭代)分步式整数线性规划算法 |
| 3.4 (迭代)分步式整数线性规划-邻域搜索算法 |
| 3.5 近似目标优化算法 |
| 3.6 基于有限二次幂项的系数量化算法 |
| 3.7 仿真实例 |
| 3.7.1 1-D FIR滤波器的仿真实例 |
| 3.7.2 可分离2-D FIR滤波器的仿真实例 |
| 3.8 本章小结 |
| 第4章 可分离2-D FIR滤波器的应用与FPGA仿真 |
| 4.1 2-D滤波器的图像处理原理 |
| 4.1.1 传统2-D滤波器的图像滤波原理 |
| 4.1.2 可分离2-D滤波器的图像滤波原理 |
| 4.2 Simulink仿真与分析 |
| 4.2.1 Simulink仿真系统搭建 |
| 4.2.2 仿真结果与分析 |
| 4.3 FPGA仿真与分析 |
| 4.3.1 仿真系统搭建 |
| 4.3.2 仿真结果与分析 |
| 4.4 本章小结 |
| 第5章 总结和展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 附录 |
